ADC_5G_SOC_12b 電路拆分與 Placement 建議

—— **為後續 routing / LVS / DRC / PEX 做準備**

項目	內容
對象 netlist	`5G_ADC_SoC_7nm.netlist`（588 行，auCdl schematic view），top cell `ADC_5G_SOC_12b` SHA-256 `ff3ab03d40a2f7bf96daf7a168da5adc52e4482f10acf2ac9184b7853cc23f08`
電路	4 路時間交錯（TI）pipelined-SAR ADC，12 bit、12 GS/s（每路 3 GS/s），含 LC-PLL、帶隙、每通道參考 buffer、IO ring 與 JESD204B 輸出 pad
目標製程	7nm FinFET。具體規則以實驗室現有的 ASAP7 r1p7 + Calibre 為例 [2][3]；6nm 見 §9
示意圖	圖 1 `fig1_partition.svg`、圖 2 `fig2_optionA.svg`、圖 3 `fig3_optionB.svg`、圖 4 `fig4_optionC.svg`、圖 5 `fig5_tile.svg`、圖 6 `fig6_cdac.svg`
日期	2026-09-23

> 本文件是 netlist 靜態審查與 placement 約束提案，**沒有**執行模擬、DRC、LVS 或 PEX。面積、距離是規劃估算，標 `[UNVERIFIED-ESTIMATE]`；需以實際 PDK 定案的標 `[PDK-CHECK]`；需要設計者拍板的標 `[CONFIRM]`。所有接線事實（行號、腳位數、浮接節點、元件數）由 Python 程式逐行解析 netlist 取得（附錄 B）；圖 2–4 的走線長度由繪圖程式依座標量測。

---

0. 結論

1. **建議採用方案 B「田字 2×2」**（§3.2、圖 3）。四個通道圍著中央樞紐排成 2×2，VIN 與四個取樣相位都在正中央分叉，每支約 80 µm 且四支等長；方案 A 的 VIN 分支約 180 µm、取樣相位 75–363 µm（要蛇行補長），方案 C 的 VIN 約 200 µm、相位約 194 µm。通道仍是同一個 cell（只平移與上下鏡射），schematic 只做「只改階層、不改連線」的 H1–H3（§6.1），hierarchical LVS 最順。
   - **方案 A「一字排開 1×4」**（圖 2）：最好畫、最容易先把 ASAP7 + Calibre 流程跑通，適合當流程練習版。
   - **方案 C「1×4 中心饋入」**（圖 4）：保持單列、四個通道只平移，輸入與相位從中央主幹等長分叉；適合 pad 或封裝逼得 die 必須是長條形（例如 JESD lane 全排在同一長邊）的情況。
2. **這份 netlist 目前進不了 LVS。** 22 個 instance 腳位數不符（`XI_cdac1/2`、`XI_sar1`、`XI_div0/1`、`XI_caldff`、`XI_cal0–3`、`XI_mux0–11`），Calibre 讀 source netlist 時就會報錯。另有多項致命的功能錯誤（§7）：`Bootstrap_SW_7nm` 的 `CK` 與 `VDD` 腳位接反、關斷路徑浮接（取樣開關永遠關不掉）；41 顆 `INV_X4` 的 gate 接在電源軌上；310 個 latch 沒有回授、存不了值；`DynAmp_N7` 其實是 latch 而非線性放大器；偏壓 `net_vbias` ≈ 0 V；PLL 沒有參考時脈。LVS 只檢查「版圖 = schematic」，照錯的 schematic 畫一樣可以 LVS clean，但晶片不會動。
3. **CDAC 沒有電容陣列，這是對 placement 影響最大的缺口。** `CDAC_12b_N7` 每顆只有 3 fF（橋接 2 × 1 fF + 底部 2 × 0.5 fF），註解說的「位元權重」只放在開關的 `M_TG` 倍數上（L191–207）。12 bit 光是 kT/C 就需要每側約 84–139 fF（附錄 C），Samsung 7nm 12b 設計的取樣電容是 690 fF [10]。補上的單位電容陣列會是每個通道裡最大、最需要匹配的結構，所以本報告的 tile 已預留 CDAC1 的 16 × 16 共質心陣列位置（圖 5、圖 6）`[CONFIRM]`。
4. **ASAP7 只驗得了核心。** ASAP7 的 TechLib 只提供四種 Vt 的電晶體 [3]，沒有 1.8 V IO 元件，也沒有電阻、電感、MOM 電容、二極體、varactor `[PDK-CHECK]`。建議 LVS / DRC / PEX 的 top 先設在 `ADC_5G_CORE`，IO ring


以黑盒處理；49 顆電阻、76 顆電容（含 2 顆 varactor）、2 顆電感、35 顆二極體要先決定 LVS 策略（§6.2）。

5. **決定 placement 的是通道間的 timing skew 與頻寬失配。** 規格 SNDR 58 dB、輸入到 Nyquist 6 GHz → skew 總量 $\sigma \lesssim 33$ fs；若只允許 skew 吃掉 1 dB，$\sigma \approx 15$ fs；取樣頻寬要匹配到約 0.2%（附錄 C）。這遠小於版圖對稱能保證的範圍，所以版圖的任務是把「系統性」skew 壓到校準範圍內。netlist header 寫了「Background Calibration」（L14），但 `TI_INTERLEAVE_CTRL` 裡的校準暫存器只是把自己的輸出接回輸入、`CAL_CODE_0–3` 也沒接到任何電路（§7 #13），實際上沒有校準 → placement 要在相位產生器旁預留 skew 調整電路的位置。

> 與本 netlist 規格最接近的公開設計是 Ericsson 的 12/16 GS/s TI pipelined-SAR ADC（7nm FinFET、0.75 V）[7]。本次只取得書目、沒有全文；建議從 IEEE Xplore 下載對照它的 floorplan 與校準方式。

圖 1　ADC_5G_SOC_12b 電路拆分與訊號流（依 netlist 實際連線；紅色編號 = §7 的問題）

4 路時間交錯、每路 3 GS/s：取樣 → 7b 粗 SAR → 殘差放大 → 6b 細 SAR → 輸出暫存 → 12 bit「MUX」→ JESD pad



註：方塊依 netlist 實際的 instance；紅色編號對應 §7 P0 清單

1. 電路拆分

1.1 階層樹

```
ADC_5G_SOC_12b（top，含 IO ring）
├─ AIN_RF ×7 ............. 類比輸入 pad + ESD（VIN_P/N、REFP/N、VCM、CLK_P/N）
├─ DOUT_JESD ×13 ......... 1.8 V CML 輸出 pad（B0–B11、LOCK_OUT）
├─ ESD_N7 ×3、VDDI_CELL、VSSI_CELL ... 電源 clamp
├─ INV_X4 ×12 ............ 輸出 buffer（XI_bufb0–11）
└─ ADC_5G_CORE
   ├─ BGAP_N7 ×1 ......... 帶隙 + 偏壓（VBIAS、IBIAS）
   ├─ LC_PLL_N7 ×1 ....... LC VCO（2 × 80 pH + 2 × varactor）+ 迴路濾波 + ÷ 4 相位（2 顆 DFF）
   ├─ VREF_BUF_N7 ×4 ..... 每通道一顆，各帶 2 × 800 fF 去耦
   ├─ TI_INTERLEAVE_CTRL . 4 顆 NAND2（相位 AND RESET）+ 5 顆「校準」DFF
   ├─ PIPE_SAR_CHANNEL ×4（0° / 90° / 180° / 270°，每路 3 GS/s）
   │   ├─ Bootstrap_SW_7nm ×2 ... P / N 取樣開關
   │   ├─ CDAC_12b_N7 ×2 ........ 粗 7b / 細 6b（各 12 顆 CDAC_SW_N7，M_TG = 64…1）
   │   ├─ StrongARM_N7 ×2 ....... 兩級比較器
   │   ├─ Async_SAR_LOGIC_12b ×2  兩級 SAR 邏輯（各 12 顆 DFF_SR + 12 顆 AND2）
   │   ├─ DynAmp_N7 ×1 .......... 「殘差放大器」
   │   ├─ Output_Reg_12b ×1 ..... 12 顆 DFF
   │   └─ INV_X4 + INV ×2 ....... 通道內時脈
   └─ NAND2 ×12 .............. 「4 選 1 MUX」
```

`TG_N7`、`NOR2` 有定義但沒有被使用。

1.2 規模（由程式展開計數）

項目	數量	備註
子電路	28	清單見附錄 A
MOS（instance / 含 M 倍數）	11,373 / 42,145	核心 11,179；IO 與輸出 buffer 194
每通道 MOS	2,691	兩顆 CDAC 820、兩級 SAR 邏輯 1,352、輸出暫存 456，類比部分（開關、比較器、DynAmp）只有 55
邏輯 cell（展開後）	NAND2 1,740、INV 1,254、D-latch 310、AND2 288、DFF_SR 98、DFF_simple 53、INV_X4 41	通道數位佔電晶體數的大宗
電阻	49	IO 45、BGAP 3、PLL 迴路濾波 1
電容	76（MOM 74 + varactor 2），合計 8.51 pF	VREF 去耦 6.4 pF、PLL 迴路濾波 1.6 pF、BGAP 0.2 pF；八顆 CDAC 合計只有 24 fF
電感	2（各 80 pH）	都在 PLL
二極體	35	IO 33（其中 11 顆兩端都接 GND）、BGAP 2
閘長分布（含 M）	L = 7n：41,592；28n：373；14n：180	7n 不是 7nm 製程的合法閘長（§6.2）

面積大戶是被動元件與（待補的）CDAC，不是電晶體：數位 cell 雖然有三千多顆，以 7nm 標準 cell 的密度只佔幾百 μm²；VREF 去耦 1.6 pF / 通道在 2–4 fF/μm² 下約 400–800 μm²；PLL 若真的要在 12 GHz 振盪，電感要到約 0.6–0.9 nH（附錄 C），連同 keep-out 約 160–200 μm 見方 `[UNVERIFIED-ESTIMATE]`。

1.3 實體分區（依「放在版圖哪一區」歸類）

分區	內容	電源域	敏感度	為什麼	放置原則
取樣前端	8 × Bootstrap（每通道 P/N）、VIN 分配、取樣相位	VDD	★★★	取樣瞬間決定 skew 與頻寬失配	4 份完全相同；到 VIN 與相位產生器的分支等長
CDAC 陣列	8 × CDAC（補上單位電容後）	VDD	★★★	電容比例 = 線性度；頂板寄生 = 增益	共質心 + dummy 環；頂板與比較器、DynAmp 緊貼
比較器 + SAR 迴路	8 × StrongARM、8 × SAR 邏輯、CDAC 開關驅動	VDD	★★	非同步迴路的延遲決定每 bit 的時間	比較器 → SAR → 開關 → CDAC 的迴路最短
殘差放大	4 × DynAmp	VDD	★★★	級間增益與線性度	緊接 CDAC1 頂板與 CDAC2
參考電壓	4 × VREF_BUF + 6.4 pF	VDD	★★★	通道間 gain 失配 → fs/4 附近的 spur	每通道就近；去耦疊在邏輯上方
偏壓	BGAP	VDD	★★	所有比較器與 buffer 的偏壓	遠離 PLL 與數位，星狀分配
時脈	PLL（VCO + 電感）、÷4、TI 相位閘	VDD（應為 VDD_PLL，#7）	噪聲源 + skew 源	VCO 是強干擾；相位產生決定 skew	VCO 放角落加 guard ring；相位產生器（PG）靠近取樣器
數位	輸出暫存、MUX、（待補）serializer	VDD	噪聲源	切換電流	放在與 VIN 相反的一側
IO ring	7 AIN、13 DOUT、5 個 ESD / 電源 cell	VDDE 1.8 V	—	ESD 與 1.8 V 介面	VIN 用 GSSG；電源 pad 分散四邊

1.4 電源域

- top 的電源 port：`VDD`（0.75 V）、`VDD_PLL`（0.9 V）、`VDDE`（1.8 V）、`VSS`、`VSSE`。這份 netlist 沒有「用了但不是 port」的隱含電源（附錄 B.3），這點比先前審過的 netlist 乾淨。
- **`VDD_PLL` 實際上只接到 `XI_esd_pll`**（L559）。核心把 `VDD` 接到 PLL 的 `VDD_PLL` port（L485），所以 PLL 用的是核心電源。若要給 PLL 獨立電源（強烈建議），schematic 必須先改，否則版圖接 `VDD_PLL`、schematic 卻是 `VDD`，LVS 一定報 short 或 mismatch（#7）。
- 核心 290 mW ÷ 0.75 V ≈ **387 mA**。以每對電源 pad 50–80 mA 粗估，需要 5–8 對 VDD / VSS pad，分散在四邊 `[UNVERIFIED-ESTIMATE]`。再加上 JESD 輸出至少 15 條 lane（#9），die 大小很可能由 pad 數決定，而不是由核心面積決定。

---

2. 三個方案共通的 placement 原則

1. **版圖階層 = schematic 階層。** cell 名稱、pin 名稱與 subckt 一致；先讓葉 cell（INV、NAND2、latch、DFF、比較器、bootstrap、CDAC 單位電容…）各自 LVS clean，再往上組。錯誤會被侷限在一個 cell 裡，不會在 top-level 一次冒出幾千條。
2. **4 個通道用同一個 cell，只平移或沿「不改變 source / drain 方向」的軸鏡射。** FinFET 的 gate 錯位發生在 source–drain 方向，同一顆晶片上的錯位方向相同，所以匹配元件的方向必須一致 [13]。鏡射軸若平行於 fin 方向，source / drain 的順序不變；垂直於 fin 方向就會對調 `[PDK-CHECK]`（先確認 PDK 的 fin 方向）。取樣開關、比較器輸入對一律用偶數 finger 並共用擴散，相鄰 finger 方向自然相反、兩個方向各半，這樣就算鏡射也不影響匹配。
3. **VIN 與取樣相位是 placement 的主軸。** 6 GHz 的 VIN 在晶片上的波長很長（λ/10 約 2.5–2.9 mm），晶片內的分配線可以當集總 RC 處理；但取樣時脈的邊緣約 10 ps，對應的轉折頻率約 35 GHz，λ/10 只剩約 430–500

μm（附錄 C）。所以取樣相位線越短越好，而且四支的長度、層次、via 數、負載必須一模一樣。

4. **噪聲源集中並隔離。** PLL（VCO 與電感）放角落、雙 guard ring、自己的 `VDD_PLL / VSS` pad；數位與輸出 driver 放在與 VIN 相反的一側。Goyal 等人的 5nm 環形振盪器 pre-layout 7.13 GHz、post-layout 只剩 5.85 GHz，靠共用連續 active、3-track M0、重排長寬比讓各相位走線等長才拉回 [12] → 本電路的 PLL 與相位產生器也要讓各相位走線等長、少用最下層金屬。
5. **電感要留 keep-out。** 電感周圍的金屬 fill 會改變 L 與 Q [19]；每顆電感周圍留 fill 排除區或用 PDK 的圖案化 fill。netlist 的 `LL_vco_p/n` 都從 `VDD_PLL` 接出（L400–401），可以合成一顆中心抽頭對稱電感（中心接 `VDD_PLL`），面積約減半、P/N 也更對稱（H3）。
6. **電源網格先規劃。** 387 mA 的核心電流要靠分散的 pad 與上層金屬網格。ASAP7 的金屬 pitch 從 M1 的 36 nm 往上逐級放大 [2]，但它沒有 RF 用的厚金屬 → 在 ASAP7 上做的 IR / EM 與電感 Q 都沒有代表性 `[PDK-CHECK]`。
7. **連續 active + 足夠 dummy。** 比較器、取樣開關、DynAmp 的差動對用連續 active，兩端補 dummy 使 LOD 效應飽和 [12]；每段 active 兩端預留 dummy poly（ASAP7 cell 之間是雙擴散斷點 DDB [2]）。
8. **陣列外圈補 dummy。** 最外側的通道和中間的通道看到的鄰居不同（fill、應力、耦合），PEX 會不一樣。在通道陣列外圈補一圈 dummy 結構（不接線的 tile 外框 + 與通道內相同的 fill），讓 4 個通道的邊界環境盡量一致。

---


3. 三種 placement 方案

三個方案用同一個通道 tile（§4、圖 5，約 100 × 160 μm），差別在 top-level 怎麼擺這 4 個 tile、VIN 與取樣時脈怎麼送過去。所有尺寸與長度皆為 `[UNVERIFIED-ESTIMATE]`；pad 位置只是示意，實際依封裝（flip-chip bump 或 wirebond）決定。

3.1 方案 A「一字排開 1×4」

圖 2　方案 A「一字排開 1×4」：輸入由北側中點進，取樣相位由東端（PLL 旁）送出

座標單位 µm（1 µm = 1 px）；tile 100 × 160 µm；尺寸為規劃估算 [UNVERIFIED-ESTIMATE]；四個通道只平移、不鏡射



配置：4 個 tile 排成一列（約 420 µm 寬，含兩端 dummy），取樣端朝北接「分配帶」。VIN 由北側中點的 GSSG pad 進來，在分配帶內做 2 級二元等長樹（分叉後每支 180 µm）；PLL 在東側，相位產生器（PG）+ TI 相位閘就放在 PLL 旁的分配帶東端，四條相位線往西送；BGAP 在西側；tile 南邊是數位帶，MUX / serializer 在東南角。core 約 710 × 300 µm。這種「輸入在上、子 ADC 排一列、時脈相位產生在一側、偏壓在另一側、數位在下」的組織，和 ADI 的 12b 10 GS/s 交錯 ADC die 相同 [9]。


優點	缺點
最規則：tile 直接 abut，routing 幾乎都是水平 / 垂直匯流排	相位線東近西遠：75 / 171 / 267 / 363 µm，西側三支要蛇行補到約 363 µm；蛇行本身增加寄生與耦合，而且接近邊緣轉折頻率的 λ/10
四個通道只平移，FinFET 方向完全一致	VIN 分支 180 µm，是方案 B 的 2.25 倍
LVS / DRC 最容易先 clean；PEX 萃一個 tile 即可複製	通道在 x 方向的梯度（溫度、應力、IR drop）隨通道編號單調變化，失配有規律
schematic 只要 H1、H3（§ 6.1）	PG 緊鄰 PLL，VCO 的干擾直接耦合進相位產生

適合：第一次把 ASAP7 + Calibre 流程跑通的練習版，不追效能。

3.2 方案 B「田字 2×2」（建議）

圖 3　方案 B「田字 2×2」（建議）：VIN 與取樣相位都在正中央分叉，四支等長

上排為下排的上下鏡射（MX）、左右兩欄只平移；tile 100 × 160 µm；座標單位 µm，尺寸為規劃估算 [UNVERIFIED-ESTIMATE]



配置

- 上排 CH0、CH1，下排 CH3、CH2；上排是下排的上下鏡射（MX），四個 tile 的取樣端都朝向中間的水平樞紐帶（40 µm）；左右兩欄只平移。
- **VIN**：從西側 GSSG pad 沿樞紐帶走到正中央，再分成四支：水平 ±60 µm、垂直 ±20 µm，每支 80 µm，四支等長。
- **取樣時脈**：PLL 在東北角的 keep-out 島內，只送**一條差動主時脈**（約 291 µm，屏蔽）到正中央的相位產生器 PG；÷4、4 相位 retime、TI 相位閘都在 PG 裡完成（H2），再以同樣的 80 µm 分支送到四個取樣開關。Razavi 指出 skew 同時來自相位的「產生」與「分配」，用主時脈 retime 可避免失配經過非重疊產生器與 buffer 累積 [4]。
- **VIN 從西進、主時脈從東進**，兩者在樞紐中心才會合，不平行走線。
- **REF / 偏壓**：BGAP 在西南，以星狀四支從各 tile 的外側（遠離樞紐的一端）進入，不擠進樞紐帶。
- **數位**：上排輸出往北、下排往南，各進一條數位帶，再到東南角的 MUX / serializer。core 約 540 × 480 µm。

優點	缺點
VIN 與取樣相位分支都只有 80 µm、四支等長；四個通道到 PG 的幾何完全相同	樞紐帶同時走 VIN、4 條相位、主時脈，層次要先規劃（例：VIN 用上層金屬、上下 VSS 屏蔽；相位用中層，與 VIN 正交交叉）
取樣時脈線遠短於邊緣轉折頻率的 λ/10，RC 萃取即足夠	上下兩排看到的全域梯度不同；左右兩欄的鄰居在相反側 → PEX 要各萃一次，差異靠校準吸收


優點	缺點
只用平移與 MX，搭配偶數 finger 就不受 FinFET 方向影響	PG 在陣列中心，本身是小噪聲源 → PG 要小、有自己的 guard ring 與供電分支
core 接近正方形，電源網格與 pad 分配容易	主時脈從 PLL 到中心約 291 µm，需屏蔽與 buffer
schematic 只要 H1–H3，都不改電路連線	

適合：這份 netlist 修完 §7 之後的正式版。

3.3 方案 C「1×4 中心饋入」

圖 4　方案 C「1×4 中心饋入」：保持單列、只平移，輸入與取樣相位都從陣列中央主幹分叉

座標單位 µm；tile 100 × 160 µm；尺寸為規劃估算 [UNVERIFIED-ESTIMATE]；PLL 只送一條主時脈到中央 PG



配置：四個 tile 仍排成一列、只平移，但在 CH1 與 CH2 之間留一條 40 µm 的主幹（spine）。VIN 從北側 pad 直下主幹頂端，再以 2 級 H-tree 分成四支（每支 200 µm）；PG 放在主幹頂端，四條相位也走 H-tree（每支約 194 µm），不必蛇行。主幹本體放 REF、偏壓分配與去耦。PLL 在東側，主時脈走分配帶北側（約 434 µm），與 VIN 主幹正交交叉。core 約 760 × 300 µm。

優點	缺點
相位線不必蛇行就等長（A 的最長支 363 µm → 194 µm）	VIN 分支 200 µm，是 B 的 2.5 倍
四個通道只平移，方向與環境（除兩端外）一致	兩端的通道鄰接 dummy、中間兩個鄰接主幹 → 邊界環境仍分兩類
單列：所有輸出往南，適合 JESD lane 全排在南邊長邊的長條形 die	主時脈約 434 µm，已接近邊緣轉折頻率的 λ/10（附錄 C），要當傳輸線處理
由方案 A 改過來只要把 PG 搬到中間	

適合：pad / 封裝限制使 die 必須是長條形，或樞紐帶在方案 B 裡真的擠不下時的備案。

3.4 比較與建議

評比項目	A 一字排開	B 田字 2×2	C 1×4 中心饋入
VIN 分叉後每支長度（圖上量測）	180 µm	**80 µm**	200 µm
取樣相位路徑（PG → 取樣開關）	75–363 µm，需蛇行補成約 363 µm	**80 µm，等長**	194 µm，等長
PLL → PG 主時脈	約 70 µm（PG 緊鄰 PLL）	約 291 µm	約 434 µm
通道擺法	平移	**平移 + MX**	平移
schematic 調整	H1、H3	**H1–H3（不改連線）**	H1–H3（不改連線）
routing 複雜度	低（但相位要蛇行）	中（樞紐帶擁擠）	中
LVS 難度	最低	低	低
DRC 風險	低	中（樞紐帶金屬密度）	低–中
PEX	萃一個 tile；四條相位線各自不同	tile（上、下排各一）+ 樞紐帶	tile + 主幹 + 主時脈（RLC）
core 估算	710 × 300 µm	540 × 480 µm	760 × 300 µm
適用階段	流程練習	**正式版**	長條形 die 的備案


建議：採用方案 B。 它把 VIN 與取樣相位的分支縮短到 A 的一半以下，而且天生等長；通道仍是同一個 cell、schematic 連線不變，LVS / DRC / PEX 的難度和 A 差不多。skew 預算只有 15–33 fs（附錄 C），任何能靠幾何消掉的系統性 skew 都值得先消掉。先用 A 把流程跑通，再用 B 做正式版；C 只在封裝逼 die 變長條時才用。

---

4. 通道 tile 內部 placement（三個方案共用）

圖 5　通道 tile 內部 placement（PIPE_SAR_CHANNEL + 自己的 VREF_BUF，約 100 × 160 µm）

輸入端在上；左半 P、右半 N，以中軸左右對稱；比例 1 µm = 4 px；尺寸為規劃估算 [UNVERIFIED-ESTIMATE]



一個 tile = `PIPE_SAR_CHANNEL` + 它自己的 `VREF_BUF`（H1），約 100 × 160 µm `[UNVERIFIED-ESTIMATE]`。這個大小參考了兩顆已發表的晶片：Kwon 等人的 6nm 10b 500 MS/s pipelined-SAR 核心 0.009 mm²（含穩壓器與去耦 0.014 mm²）[11]、Baek 等人的 7nm 12b 600 MS/s pipelined-SAR + ΔΣ 為 0.037 mm² [10]；本 tile 為 0.016 mm²，介於兩者之間。由取樣端往數位端依序：取樣 → CDAC1 → 比較器 + SAR1 → DynAmp → CDAC2 → 比較器 + SAR2 → VREF + 輸出暫存。左半 P、右半 N，以中軸左右對稱。

4.1 取樣前端

- `BS_P`、`BS_N` 左右對稱，貼著 tile 的輸入邊；VIN_P / VIN_N 從輸入邊的左右兩側進入，取樣時脈 `CLK_S` 從正中間進入，先經一級 retime（H2 的一部分）再到兩顆 bootstrap。
- 主開關 `MM0`（L138）的輸出直接接 CDAC1 頂板，兩者之間不要有額外走線（這段走線的電容會變成取樣電容的一部分，四個通道之間的差異就是頻寬失配）。
- bootstrap 電容 `CC_fly` 與浮動閘極節點 `net_gate` 要短而對稱；Razavi 指出 hold 階段由一顆元件把主開關 gate 拉到地、另兩顆把 bootstrap 電容預充到 VDD [15]。**這份 netlist 的 bootstrap 缺了關斷路徑、而且 `CK` / `VDD` 兩個腳位接反（#5）**，改好後元件數會變，但放置原則不變。A-SSCC 2022 的 12b 8 GS/s TI pipelined-SAR 特別為 125 ps 的取樣時間做了「版圖客製化」的 bootstrap [8]，說明在這個速度下 bootstrap 的版圖寄生直接影響取樣時間。

- **取樣瞬間只能由一個開關決定**。 netlist 的取樣路徑上串了兩個開關：bootstrap（由 `CLK` 經 `INV_X4` 驅動）與 CDAC_SW 裡的傳輸閘 `MM_sp0/sp1`（由 SAR 邏輯產生的 `SAMPLE` 驅動，L169–170）。兩者誰先關誰就決定取樣瞬間，而 `SAMPLE` 經過 SAR 邏輯，不是乾淨的時脈邊緣（#12）。placement 以 bootstrap 為取樣開關，CDAC_SW 的傳輸閘只做追蹤，這一點要在電路上先定案 `[CONFIRM]`。

4.2 CDAC1（見附錄 E、圖 6）

- 補上的單位電容陣列（第一級 7b → 每側 128 Cu）排成 16 × 16、P/N 交錯的共質心陣列，外圈一整圈 dummy。每個位元以 180° 點對稱成對擺放，程式驗證 bit1–bit6 的 P、N 質心都落在陣列中心；bit0 與終端電容放在中央 2 × 2；各位元單位電容到中心的平均距離（6.16–6.52 格）都接近整個陣列的平均（6.11 格），代表每個位元都均勻分布在內外圈 `[CONFIRM]`。
- 頂板以上層金屬匯到陣列下緣中央的出口，直接交給 CMP1 與 DynAmp；底板往左右兩側的開關列。Kwon 等人的 6nm 做法可以直接參考：單位電容用 M4–M7、底板走 M2、頂板走 M11 厚金屬，M3 與 M8 接地屏蔽，M9–M10 浮接，並用 M4–M7 把每顆電容包起來減少彼此耦合 [11]。ASAP7 只有 M1–M9 [2]，層次要重新分配 `[PDK-CHECK]`。
- 開關列依位元權重對齊各自的電容行：`CDAC_SW_N7` 的 `M_TG` 是 64 / 32 / 16 / 8 / 4 / 2 / 1（L192–207），做成 7 個具名 cell（H3），可避免參數化的 `M='M_TG'` 在 LVS 比對時出問題。
- 自動產生共質心配置與繞線的工具可參考 Karmokar 與 Sapatnekar 等人的方法（二進位權重與 split DAC 都有）[14]。

4.3 比較器 + SAR 非同步迴路

- 每一級在 3 GS/s 下只有約 333 ps，扣掉取樣後，7 個 bit 各約 30 ps 量級（附錄 C）`[UNVERIFIED-ESTIMATE]`。「比較器 → SAR 邏輯 → 開關驅動 → CDAC → 比較器」這個迴路的走線延遲直接吃掉這段時間，所以 CMP1 放在 CDAC1 頂板出口正下方、SAR1 邏輯包在比較器兩側、D 位元往上直達兩側的開關列。
- `StrongARM_N7` 四個內部節點都有 reset（`MM_rp1/rp2`、`MM_or1/or2`），符合 StrongARM 的基本要求 [16]；但 `MM_tc1` 與時脈 tail 並聯（L254），形成繞過時脈的靜態路徑（#11），修正後再定比較器的面積。
- 比較器輸入對用偶數 finger、共用擴散、兩端 dummy；與 CDAC 頂板之間以 VSS 屏蔽，避免 SAR 邏輯的切換耦合進頂板。

4.4 DynAmp → CDAC2

- DynAmp 的輸入就是 CDAC1 頂板（`net_rp1 / net_rn1`，L370），與 CMP1 共用出口；P/N 兩條等長、上下 VSS 屏蔽。
- DynAmp 輸出（`net_res_p/n`）直連 CDAC2 的取樣輸入，走線越短越好。CDAC2（6b）較小，以 8 × 8 共質心排列。
- **注意**：`DynAmp_N7` 有交叉耦合的 PMOS / NMOS（L223–226），會 regenerate，是 latch 不是線性放大器；註解的「Gain ≈ 4」也不足以把 7b 粗級的殘差放大到細級的滿刻度（#6）。電路重做後元件數會變，但「緊貼 CDAC1 頂板、直連 CDAC2」的位置不變。

4.5 VREF_BUF 與去耦

- VREF_BUF 放在 tile 遠端中央；REFP / REFN 以一對導軌沿 tile 兩側對稱上行，分別供給 CDAC1、CDAC2 的開關列。
- 每通道 2 × 800 fF 去耦（L425–426）以 MOM 疊在 SAR 邏輯上方的上層金屬，下面墊一層 VSS 屏蔽。四塊 SAR 邏輯區約 1,700 μm^2，足夠放下 400–800 μm^2 的去耦（附錄 C）。Kwon 等人也是把 30 pF 去耦放在空閒區 [11]。

- ADI 的 10 GS/s 交錯 ADC 讓每個子 ADC 的每一級都有自己的參考 buffer，buffer 之間的失配由背景校準修正 [9] —— 與 H1「VREF_BUF 移進通道」一致。

4.6 數位

- 輸出暫存（12 顆 DFF）與通道內時脈反相器放在 tile 最遠端，輸出只往外走。
- 數位區有自己的 VDD / VSS 條，與類比區之間一道 guard ring。**注意**：schematic 只有一個 `VDD` 時，實體上可以分支但必須仍是同一個 net；若要真正分成兩個電源網路，要先在 schematic 加 port，否則 LVS 會報 short / open。

---

5. 關鍵網路與 routing 約束

網路	為什麼重要	placement / routing 規則	PEX 後要看
`VIN_P / VIN_N` → 8 顆 bootstrap	分支差異 = 頻寬與相位失配	GSSG pad；差動對共平面、上下 VSS；方案 B 在中心分叉、四支 80 µm；不與時脈平行	四支分叉的 R、C 與耦合差（通道間 ΔC 目標 < 0.2% 的取樣電容）
取樣相位（PG → 4 × bootstrap）	取樣瞬間 = skew	PG → 開關等長、同層、同 via 數、同負載；bootstrap 是唯一負載	四個開關 gate 的到達時間差與上升時間差
PLL → PG 主時脈	所有相位的來源	差動、屏蔽；方案 C 的 434 µm 要當傳輸線	抖動、邊緣速率
CDAC 頂板（`net_rp1/rn1`、`net_rp2/rn2`）	頂板寄生 = 增益誤差、offset	最短、P/N 對稱、4 個通道完全相同、VSS 屏蔽	每通道對地 C、P/N ΔC、通道間 ΔC
bootstrap `net_gate`	開關導通電阻 = 取樣頻寬	短、對稱、遠離數位	寄生 C（會分掉 bootstrap 電壓）
`net_res_p/n`	殘差精度	同頂板	同頂板
`REFP / REFN`（每通道）	通道間 gain 失配	VREF_BUF 就近；兩側導軌對稱；去耦貼近	各通道 REF 阻抗與 droop
`net_vbias / net_ibias`	所有比較器、DynAmp、VREF 的偏壓	BGAP 星狀分配，每通道一支，就近去耦	IR drop、通道間偏壓差
VCO `net_vco_p/n`	振盪頻率、相位雜訊	對稱電感、雙 guard ring、keep-out	post-layout 頻率
`B0–B11`、`net_bX_k`	數位	往外走，不跨類比區	—
`VDD / VSS / VDD_PLL / VDDE`	387 mA、多電源域	網格、分散 pad；PLL 與數位各自分支	IR / EM

---

6. 為 LVS / DRC / PEX 預先做的事

6.1 Schematic 階層調整（H1–H3 不改連線）

#	調整	目的	會不會改電路
H1	`VREF_BUF_N7` 從 `ADC_5G_CORE` 移進 `PIPE_SAR_CHANNEL`；core 改傳 REFP / REFN / VBIAS 給通道	一個 tile = 一個 cell，4 份完全相同，可逐 cell LVS、萃取一次複製	不會（攤平後連線相同）

#	調整	目的	會不會改電路
H2	`LC_PLL_N7` 拆成 `VCO_CORE`（電感、varactor、迴路濾波）+ `PHASE_GEN`（÷4 的 `XI_div0/1` + retime）；`TI_INTERLEAVE_CTRL` 的 4 顆相位 NAND2 併入 `PHASE_GEN`	PG 才能放到陣列中心（方案 B / C），VCO 留在角落	不會（retime 若新增元件則會）
H3	被動元件與參數化元件包成獨立 cell：`IND_CT`（合併 `LL_vco_p/n`）、`MOMCAP_*`、`VARACTOR_*`、`CDAC_UNIT`、`RES_*`、`DIODE_*`；`CDAC_SW_N7` 依 `M_TG` 做成 7 個具名 cell	LVS 可整個 cell 做 BOX 或 filter；PEX / EM 模型可直接替換；避免參數化 M	不會
H4	（選配）在 PG 加每通道的 skew 調整延遲線；或在 VIN 與通道之間加前端 buffer / 全速取樣器 [4][9]	skew 校準、隔離通道回踢	**會**，要重新模擬

6.2 LVS（ASAP7 + Calibre）

項目	現況	建議做法
腳位數不符	22 個 instance（#1、附錄 B.1）	先修，否則 source netlist 讀不進來
腳位順序錯（數量對）	`XI_bsp / XI_bsn` 把 `VDD` 接到 `CK`、`net_clk_int` 接到 `VDD`（L357–358，#5）	**LVS 抓不到**（版圖照 schematic 畫就一致）；要在 schematic 修
元件名稱	`N_7_FF / P_7_FF` 等不是 ASAP7 元件；ASAP7 的電晶體有 SRAM / RVT / LVT / SLVT 四種 Vt [3]	依 ASAP7 TechLib 的 symbol 名稱重新對照 `[PDK-CHECK]`
閘長	`L=7n / 14n / 28n`；ASAP7 閘長 21 nm（20 nm drawn）[2]	7n → 20n；14n、28n 改 2 / 4 顆串聯，schematic 也畫成串聯，並確認 deck 的串聯 MOS 化簡設定
寬度	`W=21n / 42n / 84n`；header 說「一個 fin 的 Weff ≈ 6 nm」（L37），但 Hfin 46 nm 的 fin 有效寬度應約 2 × 46 + 7 ≈ 99 nm	依比例對應 1 / 2 / 4 fin，或依 W / 7n 對應 3 / 6 / 12 fin，兩種都合理 `[CONFIRM]`；schematic 只留 nfin × finger × m
並聯 `M=` 與參數化 `M='M_TG'`	版圖是一根根 finger	確認並聯 MOS 化簡；`CDAC_SW` 做成 7 個具名 cell（H3）
電阻 49 顆	45 顆在 IO，4 顆在核心（BGAP 3、PLL 1）；ASAP7 沒有電阻元件	包成 cell 後 `LVS BOX`：只比對 cell 的 pin 與外部連線，內容不比 [21]；阻值由 PEX 或手算確認
電感 2 顆	ASAP7 沒有電感元件；螺旋金屬在版圖萃取中就是一條導線，兩端會被當成同一個 net	一定要包成 cell 後 `LVS BOX`，否則版圖是 1 個 net、schematic 是 2 個 net，必定不符
MOM 電容 74 顆 + 待補的 CDAC 單位電容	ASAP7 沒有電容元件	去耦類：source 端 `LVS FILTER … OPEN SOURCE`（只濾 source）[18]，容值由 PEX 確認。**CDAC 單位電容不要 filter**：包成 `CDAC_UNIT` cell 後 BOX，這樣每顆單位電容的頂板 / 底板連線仍會在上一層被比對
Varactor 2 顆	無此元件	改成 MOS varactor（S/D 接在一起的 MOS，LVS 認得）
二極體 35 顆	33 顆在 IO（其中 11 顆兩端都接 GND），2 顆在帶隙	短路的 11 顆刪除（#16）；IO 整個黑盒；帶隙的 8:1 二極體 BOX 或改成 PDK 的寄生 BJT `[PDK-CHECK]`
未用 port / 浮接 gate	7 個未用 port；`net_esd_bias`（7 個 pad 的 ESD NMOS gate）、`net_ibias_jesd`（13 個 pad driver 的 tail gate）浮接	接好或拿掉，否則 ERC 報錯；另有 13 個浮接 gate 是腳位錯位造成的，修 #1 後重跑（附錄 B.2）
多電源 label	`VDD / VDD_PLL / VDDE / VSS / VSSE`	版圖 text label 與 schematic 的 net 名一致；`VDD_PLL` 要先修 #7
Well / 基板 tap	ASAP7 README：標準 cell 可用 pin 代替 tap，**上層 LVS 必須放實體 tap** [3]	tile 內自帶 tap，間距依 DRM

項目	現況	建議做法
IO ring	ASAP7 沒有 1.8 V IO 元件	ASAP7 階段 top 設在 `ADC_5G_CORE`；IO ring 等拿到真的 N7 / N6 PDK 再做

> 通則：LVS clean 只代表「版圖 = schematic」。§ 7 的 P0 沒修之前跑出來的 LVS clean 沒有意義。

6.3 DRC（ASAP7）

- **網格**：CPP 54 nm、fin pitch 27 nm、M1 pitch 36 nm [2]。所有元件對齊網格；匹配元件同方向、同 finger 長。
- **閘長只有一種**（20 nm drawn）[2]，長通道一律用串聯。
- **雙擴散斷點（DDB）**：cell 之間是 DDB [2]，每段 active 兩端預留 dummy poly。
- **高速線放上層**：VIN、取樣相位、主時脈用較上層、較寬的金屬，最下層只做 cell 內連接 —— 與 Goyal 等人少用 M0、盡快換到上層以降低寄生的做法一致 [12]。
- **CDAC 區的 fill**：fill 會改變單位電容與頂板寄生；讓 dummy 環承接 fill，陣列內部用固定的 fill 樣式，四個通道完全相同。fill 後重跑 DRC / LVS。
- **電感區的 fill**：fill 排除或圖案化 fill [19]；排除區周邊另外檢查 density。
- **Antenna**：VIN、取樣相位等長線直接接 gate，必要時跳層或加 antenna diode `[PDK-CHECK]`（先確認 ASAP7 deck 有沒有 antenna 規則）。
- **Guard ring 與 well**：PLL、PG、數位各自 guard ring；間距依 deck。

6.4 PEX（Calibre xACT 3D）

- ASAP7 的萃取 deck 是給 **Calibre xACT 3D** 用的；README 記載測試可用的版本是 `aoi_cal_2017.4_19.14`，`aoi_cal_2018.2_52.40` 的 xACT 不相容 [3]。先確認實驗室的 Calibre 版本。
- **先 cell、後 top**：先萃取一個 tile，把 CDAC 頂板、`net_gate`、比較器輸入、`net_res_p/n` 的寄生調好再複製；top-level 只攤平關鍵網路（VIN、相位、主時脈、REF、偏壓），其他用 cell 的萃取結果。
- **4 個通道要一起比**：同一個 cell 在不同位置，邊界環境不同寄生就不同 —— 比較 4 個 CDAC 頂板的對地 C、4 個取樣開關 gate 的時脈到達時間。
- **RC 夠不夠**：6 GHz 的 VIN 與 80–200 µm 的取樣相位線遠短於 λ/10，RC + 耦合電容即可；PLL 電感需要 EM 模型，方案 C 的 434 µm 主時脈建議用 RLC 萃取。
- **PEX 不是 pass / fail**：它只產生寄生模型，最後以後模擬（skew、頻寬、SNDR、SFDR）判定。

---

7. 畫版圖前必須先修的 netlist 問題

行號指原始檔。**P0** = 不修就不能定案版圖（元件清單或連線會改）；**P1** = 影響匹配、功能完整性或 LVS 整潔度。圖 1 的紅色編號對應 P0。

7.1 P0

#	位置	問題	修法
1	L360、365、372、411–412、465–470、513–524	22 個 instance 腳位數不符：`XI_cdac1`（24 / 22）、`XI_cdac2`（28 / 22）、`XI_sar1`（22 / 20）—— 7b / 6b 級卻直接套 12b 的 CDAC 與 SAR 邏輯；`XI_div0/1`（6 / 8）；`XI_caldff`、`XI_cal0–3`（6 / 5）；`XI_mux0–11`（8 / 5）。simulator 與 LVS 讀檔即失敗	為 7b、6b 各寫一個 CDAC / SAR 子電路；重寫 ÷4、校準暫存器與輸出 MUX
2	L188–213	CDAC 沒有單位電容陣列：每顆只有 3 fF，位元權重只在開關的 `M_TG` 上。12b 的 kT/C 需要每側約 84–139 fF（附錄 C），Baek 等人的 7nm 12b 用 690 fF [10]	補上二進位權重的單位電容陣列（第一級每側 128 Cu），依圖 6 共質心排列 `[CONFIRM]`
3	L108–113	`INV_X4` 的 D / G / S 寫錯：gate 接 VSS / VDD、輸入 `VIN` 接在 source → 永遠關閉、輸出浮接。全晶片 41 顆：通道時脈 buffer `XI_clkbuf`（整個通道沒有時脈）、SAR 的 `SAMPLE` 與 `CLKOUT`、VREF 輸入 buffer、TI 時脈 buffer、12 顆輸出 buffer	改為 `MM0 net_x VIN VSS VSS` 等正確順序（SPICE 順序是 D G S B）
4	L266	`D_Latch_SR_N7` 的 `XI2` 第二輸入接 `net_r`，應為 `Q_B` → 沒有回授、存不了值；310 個 latch（98 顆 DFF_SR、53 顆 DFF_simple 與 8 顆比較器輸出 latch）全部失效	改成 `XI2 net_s Q_B …`，或直接用驗證過的標準 cell
5	L137–146、L357–358	Bootstrap：(a) instance 把 `VDD` 接到 `CK`、`net_clk_int` 接到 `VDD`（腳位數對、順序錯，LVS 抓不到）；(b) `MM3` 的 drain `net_bs5` 浮接，沒有元件把 `net_gate` 拉低 → 主開關關不掉；(c) 充電 PMOS `MM5` 的 gate 接 `net_off`，在追蹤相而非 hold 相充電	依標準 bootstrap 拓樸重畫（hold 相放電 gate、預充電容）[15]；修正 instance 腳位順序
6	L219–236	`DynAmp_N7` 有交叉耦合 PMOS / NMOS（L223–226），會 regenerate，是 latch 不是線性殘差放大器；註解的 gain ≈ 4 也不夠：7b 粗級（含 1 bit 冗餘）的殘差要放大約 2^6 倍才到細級滿刻度，或細級改用縮小的參考電壓	重做殘差放大（動態放大器、開迴路 SF、或 Kwon 等人的 NC 輔助反相器放大器 [11]），並決定級間增益與參考電壓
7	L478、L485、L397–415、L559	時脈源：`CLK_P / CLK_N` 進到 `CLK_DIFF_P/N` 後沒有接任何東西；PLL 的 `REF` 接到浮接的 `net_clkref`；PLL 用 `VDD` 而非 `VDD_PLL`（`VDD_PLL` 只接到 ESD）；VCO tail `MM_vtail` 的 drain 浮接（L406）→ `net_vctrl` 控制不到任何東西；沒有 PFD / charge pump；LC tank 80 pH 與 51.2 fF 的共振約 78.6 GHz，不是 12 GHz	接上參考時脈、改用 `VDD_PLL`、補齊 PLL；重算電感（約 0.6–0.9 nH）與 varactor → 影響 PLL 面積
8	L447–448、L421–424、L536–542、L544–563	偏壓：`net_vbias` 只有一顆 NMOS 下拉加上 16 個 gate → ≈ 0 V，所有偏壓鏡都關；`net_ibias` 只有 PMOS 上拉 → ≈ VDD；帶隙標示 1.2 V，但 VDD 只有 0.75 V；`net_esd_bias` 無驅動 → 7 個輸入 pad 的 ESD NMOS（M=32）gate 浮接；`net_ibias_jesd` 無驅動 → 13 個輸出 pad 的 tail 浮接	重做偏壓與低電壓帶隙；ESD NMOS gate 經電阻接 GND；給輸出 driver 偏壓
9	L60–70、L544–583	輸出路徑：`DOUT_JESD` 的輸入 `net_d0` 不是 port → 13 個輸出 pad 都沒有資料輸入；`B0–B11` 同時被核心 0.75 V 的 `INV_X4` 與 1.8 V pad driver 驅動，還有 50 Ω 接到 VDDE → 搶驅動、過壓。12 bit × 12 GS/s = 144 Gb/s，JESD204B 每條 lane 最高 12.5 Gb/s 且 8b/10b 佔 20% [17] → 至少 15 條差動 lane；JESD204C（32 Gb/s、64b/66b）也要 5 條	補 serializer、編碼、level shifter 與差動 CML lane → pad 數與 die 大小會變
10	L43–98	IO cell 用核心 FinFET（`N_7_FF / P_7_FF`）直接跨在 1.8 V 的 VDDE 上，沒有厚氧化層 IO 元件	改用 foundry IO 元件 / IO library（ASAP7 沒有）

7.2 P1

#	位置	問題	影響 / 修法
11	L232–233、L253–254	StrongARM 與 DynAmp 的 `MM_tc1` 與時脈 tail 並聯，形成繞過時脈的靜態路徑；`net_tc` 只有 NMOS 下拉	破壞 StrongARM 零靜態功耗的特性；移除或以時脈閘控

#	位置	問題	影響 / 修法
12	L169–170、L300、L388、L460–463	取樣瞬間由兩個串聯開關（bootstrap 與 CDAC_SW 傳輸閘）共同決定，後者由 SAR 邏輯產生的 `SAMPLE` 驅動；取樣時脈又先經 TI 的 NAND2 與通道內 `INV_X4`	每經過一級邏輯就多一份 skew 與 jitter；取樣瞬間只由 PG retime 後直接驅動的 bootstrap 決定
13	L456–472、L14	header 寫「Background Calibration」，但 `XI_caldff`、`XI_cal0–3` 只是把輸出接回輸入，`CAL_DONE`、`CAL_CODE_0–3` 在 core 裡沒有接到任何電路；沒有 skew / gain / offset 校準	skew 預算 15–33 fs 需要校準（附錄 C）[6]；placement 在 PG 預留延遲調整位置（H4）
14	L420–429	VREF_BUF：`VIN_REFP/N` 只接到輸出懸空的 `INV_X4`；`net_ib` 只有 NMOS 下拉 → 輸出 PMOS 全開、`VOUT_REFP/N` ≈ VDD，與 REFP / REFN pad 無關	重做參考 buffer
15	附錄 B.4	未用 port 7 個：通道 `CLK_B`、PLL `REF / VCO_P / VCO_N`、core `CLK_DIFF_P/N`、`VDDI_CELL.VDDE`；top 的 `RESET` 沒有 pad cell	接好或刪除，減少 ERC 誤報
16	L54、L82、L92	`Dio3` 兩端都接 GND（展開後 11 顆）	刪除
17	全檔	`L=7n` 不是 7nm 製程的合法閘長（「7nm」是節點名稱）；`W` 不是 fin 數；header 的 Weff 說法有誤（L37）；元件名稱不屬於任何 PDK	依 §6.2 重新映射
18	L43–55	`AIN_RF` 的二極體 `Dio1 / Dio2` 接在內部節點 `net_a2`，不在 PAD 上；VIN 沒有晶片上的終端電阻	重新設計輸入 ESD；高速輸入可考慮 T-coil [20]；在 pad 旁預留終端電阻位置 `[CONFIRM]`

8. 建議執行順序

1. **修 P0（#1–#10）**，並用附錄 B 的結構檢查（腳位數、腳位順序、浮接 gate、單向驅動的偏壓網路）確認歸零。
2. **補上 CDAC 單位電容陣列**，依圖 6 的共質心配置；決定第一級、第二級的單位電容大小與級間增益。
3. **映射到 ASAP7**（元件名、L、nfin）並做 H1–H3；決定每類被動元件的 LVS 策略（§6.2）。
4. **模擬**：各 block DC → 暫態 → 單一通道 → 4 通道交錯（含 skew / 頻寬失配掃描），確定 bootstrap、比較器、DynAmp、PG 的真實尺寸。
5. **葉 cell 版圖 + DRC / LVS**：INV / NAND2 / latch / DFF → 比較器 → bootstrap → `CDAC_UNIT`（BOX）→ CDAC 陣列 → DynAmp → tile。
6. **tile PEX**，調整 CDAC 頂板、`net_gate`、`net_res` 寄生；再依**方案 B** 擺 4 個 tile、樞紐帶、PG、PLL、BGAP、數位帶。（只想先練流程：用方案 A。）
7. **Core-level**：LVS（IO 黑盒）、DRC（含 fill）、PEX（關鍵網路 + 電感 EM 模型）、後模擬。
8. **IO ring 與 JESD serializer**：等拿到真的 N7 / N6 PDK 的 IO library 再做；ASAP7 做不到。

9. 6nm 與 7nm 的適用範圍

- **7nm**：§6 的 ASAP7 細節（閘長 20 nm drawn、CPP 54 nm、fin pitch 27 nm、M1 pitch 36 nm、DDB、沒有被動與 IO 元件）可直接用於實驗室的 ASAP7 流程 [2][3]。ASAP7 是預測型 PDK，只能做研究，不能下線。
- **6nm**：TSMC 說明 N6 的設計規則、元件模型與 IP 向下相容於 N7，由 N7 移轉「非常直接」[1]。所以 §2–§5 的 placement 原則與三個方案都能直接沿用到 N6；Kwon 等人的 6nm MOM 疊層（M4–M7 本體、M2 / M11 引線、M3 / M8 屏蔽）[11] 可作為 CDAC 單位電容的起點。層名、MOM / 電感 PCell、IO library、LVS 化簡設定以 foundry 的 DRM 與 deck 為準。
- **兩者共通**：netlist 標示的 `TSMC N7 (CLN7FF)` 元件名稱是虛構的，任何一個真實 PDK 都要重新映射。

10. 參考資料

「證據等級」說明這份報告實際看過的內容：**全文**＝讀過原文並核對引用處（專案內的 PDF）；**全文擷取**＝以網頁 / PDF 擷取核對了引用的句子；**摘要**＝只讀摘要；**書目**＝只確認書目資訊（標題、作者、出處）。使用者指定的 Exa 搜尋因本 session 網路政策擋掉 `mcp.exa.ai` 而無法使用，改用內建網路搜尋與專案檔案。

#	文獻	在本文的用途	證據等級
0	原始 netlist `5G_ADC_SoC_7nm.netlist`（SHA-256 `ff3ab03d…c23f08`）	所有接線、行號、計數	程式逐行解析（附錄 B）
1	TSMC, "N7/N6 Technology." 連結	N6 與 N7 設計規則相容	廠商頁面，全文擷取
2	L. T. Clark et al., "ASAP7: A 7-nm FinFET predictive process design kit," *Microelectronics Journal*, vol. 53, pp. 105–115, 2016；ASU, "ASAP7 Predictive Design Kit Development and Cell Design Technology Co-optimization," ICCAD 2017 tutorial. PDF	閘長 21 nm（20 nm drawn）、CPP 54 nm、fin pitch 27 nm、M1 pitch 36 nm、DDB、0.7 V	論文：書目；ICCAD 投影片：全文擷取
3	ASAP7 PDK r1p7 `README_ASAP7PDK_INSTALL_201210a.txt` 與 `Calibre_Usage_Instructions.txt`（專案檔）	四種 Vt、上層 LVS 需實體 tap、xACT 3D、Calibre 版本	全文
4	B. Razavi, "Design Considerations for Interleaved ADCs," *IEEE JSSC*, vol. 48, no. 8, pp. 1806–1817, 2013. DOI 10.1109/JSSC.2013.2258814. PDF	skew 來自相位的產生與分配；以主時脈 retime；全速前端取樣器可避免 timing mismatch	全文擷取
5	N. Kurosawa et al., "Explicit Analysis of Channel Mismatch Effects in Time-Interleaved ADC Systems," *IEEE TCAS-I*, vol. 48, no. 3, pp. 261–271, 2001. DOI 10.1109/81.915383	通道失配與 spur 位置	書目
6	M. El-Chammas, B. Murmann, "A 12-GS/s 81-mW 5-bit Time-Interleaved Flash ADC With Background Timing Skew Calibration," *IEEE JSSC*, vol. 46, no. 4, pp. 838–847, 2011. DOI 10.1109/JSSC.2011.2108125	背景 skew 校準	書目
7	M. Palm, D. Mastantuono, C. Jansson, ⋯, E. Säll, R. Hägglund, L. Sundström, "A 12/16 GSps Time-Interleaved Pipelined-SAR ADC with Temperature Robust Performance at 0.75V Supply in 7nm FinFET Technology," *Proc. IEEE ESSCIRC*, Lisbon, 2023, pp. 333–336. 作者頁、IEEE Xplore	與本 netlist 規格最接近的公開設計（僅作對照建議）	書目（未取得摘要與全文）
8	"A 12b 8GS/s Time-Interleaved 2b/cycle Pipelined-SAR ADC with Layout-Customized Bootstrap and Super-Source-Follower Based Open-Loop Residue Amplifier," *IEEE A-SSCC*, 2022. DOI 10.1109/A-SSCC56115.2022.9980717	版圖客製化 bootstrap（125 ps 取樣）、SSF 殘差放大 10× / 150 ps	摘要
9	S. Devarajan et al., "A 12-b 10-GS/s Interleaved Pipeline ADC in 28-nm CMOS Technology," Analog Devices 技術文章（2021）. 連結	die 組織（輸入 buffer 在上、8 個子 ADC 一列、時脈相位產生在右、偏壓在左、數位在下）；單一輸入 buffer 驅動所有子 ADC；每級各自的參考 buffer	全文擷取
10	S. Baek et al., "A 12b 600MS/s Pipelined SAR and 2×-Interleaved Incremental Delta-Sigma ADC with Source-Follower-Based Residue-Transfer Scheme in 7nm FinFET," *ISSCC 2021*, pp. 172–174. DOI 10.1109/ISSCC42613.2021.9366051（專案檔）	7b 第一級、690 fF 取樣電容、bootstrapped 底板取樣、0.037 mm^2	全文（專案檔）
11	Y. Kwon et al., "A 10-Bit 500-MS/s Pipelined SAR ADC With Feedback Factor Compensation in 6-nm FinFET," *IEEE TCAS-II*, vol. 72, no. 5, pp. 698–702, May 2025（專案檔）	6nm MOM 單位電容疊層與屏蔽、0.014 / 0.009 mm^2、30 pF 去耦放空閒區、先進製程寄生電阻上升	全文（專案檔）

#	文獻	在本文的用途	證據等級
12	S. Goyal et al., "Design Challenges and Techniques for 5nm FinFET CMOS Analog/Mixed-Signal Circuits," *VLSID 2023*. DOI 10.1109/VLSID57277.2023.00033（專案檔）	連續 active、dummy 使 LOD 飽和、3-track M0、環形振盪器 7.13 → 5.85 GHz、重排長寬比讓相位走線等長	全文（專案檔）
13	P.-H. Wu, M. P.-H. Lin, X. Li, T.-Y. Ho, "Common-Centroid FinFET Placement Considering the Impact of Gate Misalignment," *ISPD 2015*. PDF	gate 錯位沿 source–drain 方向、同晶片方向相同；匹配元件的方向安排	全文擷取
14	N. Karmokar et al., "Constructive Common-Centroid Placement and Routing for Binary-Weighted Capacitor Arrays," *DATE 2022*；"Constructive Placement and Routing for Common-Centroid Capacitor Arrays in Binary-Weighted and Split DACs," *IEEE TCAD*, 2023. DOI 10.1109/TCAD.2023.3238880	CDAC 共質心自動配置與繞線	書目
15	B. Razavi, "The Bootstrapped Switch [A Circuit for All Seasons]," *IEEE Solid-State Circuits Magazine*, Summer 2015, pp. 12–15. PDF	hold 相放電主開關 gate、預充 bootstrap 電容	全文擷取
16	B. Razavi, "The StrongARM Latch [A Circuit for All Seasons]," *IEEE Solid-State Circuits Magazine*, 2015（專案檔）	StrongARM 拓樸與 reset 節點	全文（專案檔）
17	Texas Instruments, "What to Know About the Differences Between JESD204B and JESD204C," white paper SBAA517, 2021. PDF	JESD204B 12.5 Gb/s + 8b/10b（20%）；JESD204C 32 Gb/s + 64b/66b（3.125%）	全文擷取
18	EDA Solutions, "Calibre nmLVS: Filter elements from layout or source" (TN061). 連結	`LVS FILTER` 語法與 SOURCE / LAYOUT 限定	全文擷取（廠商技術說明）
19	A. Tsuchiya, H. Onodera, "Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill," *IEEE TMTT*, vol. 56, no. 12, pp. 3217–3222, 2008	fill 影響電感 L 與 Q	書目
20	S. Galal, B. Razavi, "Broadband ESD Protection Circuits in CMOS Technology," *IEEE JSSC*, vol. 38, no. 12, pp. 2334–2340, 2003. DOI 10.1109/JSSC.2003.818568	T-coil 寬頻 ESD	書目
21	YEUNGCHIE, "[Calibre] LVS BOX 簡明用法." 連結	`LVS BOX` 只保留 pin 比對	連結（本次未重新核對；正式語法以 Calibre 手冊為準）

未能讀取：ScienceDirect〈Simulation of substrate coupling for mobile communications SoC – A 20 GHz VCO case study〉（HTTP 429 限流），未引用。

沒有取得實際 foundry PDK、模擬結果、GDS 或寄生資料；本文件是有 netlist 證據的前期審查與 placement 約束提案。

附錄 A　子電路清單（28 個）

M / X / R / C / L / D 為該子電路**直接**定義的數量（未展開）。

子電路	行號	ports	M	X	R	C	L	D	port 順序
`AIN_RF`	43	4	6	0	2	0	0	3	GND PAD VDDE BIAS_ESD

子電路	行號	ports	M	X	R	C	L	D	port 順序
DOUT_JESD	60	6	7	0	2	0	0	0	GND PAD VDD VDDE VSS IBIAS
ESD_N7	75	2	3	0	1	0	0	3	GND VDD
VDDI_CELL	85	3	3	0	1	0	0	3	GND VDDE VDDI
VSSI_CELL	95	2	1	0	1	0	0	0	GND VSSI
INV	103	4	2	0	0	0	0	0	VDD VIN VOUT VSS
INV_X4	108	4	4	0	0	0	0	0	VDD VIN VOUT VSS
NAND2	115	5	4	0	0	0	0	0	A B VDD VOUT VSS
NOR2	122	5	4	0	0	0	0	0	A B VDD VOUT VSS
AND2	129	5	0	2	0	0	0	0	A B VDD VOUT VSS
Bootstrap_SW_7nm	137	5	6	1	0	1	0	0	CK VDD VIN VOUT VSS
TG_N7	151	6	2	0	0	0	0	0	CLK CLK_B VDD VIN VOUT VSS
CDAC_SW_N7	160	10	12	7	0	0	0	0	D REFN REFP SAMPLE VDD VIN_P VIN_N VOUTP VOUTN VSS
CDAC_12b_N7	188	22	2	12	0	4	0	0	D0 D1 D2 D3 D4 D5 … VOUTP VOUTN VSS
DynAmp_N7	219	8	13	0	0	2	0	0	CLK VDD VIN_P VIN_N VOUTP VOUTN VBIAS VSS
StrongARM_N7	241	8	13	0	0	2	0	0	CLK VDD VIN_P VIN_N VOUTP VOUTN VBIAS VSS
D_Latch_SR_N7	262	6	0	5	0	0	0	0	D EN VDD Q Q_B VSS
DFF_SR_N7	273	8	2	5	0	0	0	0	CLK D RESET SET VDD Q Q_B VSS
DFF_simple_N7	286	5	0	3	0	0	0	0	CLK D VDD Q VSS
Async_SAR_LOGIC_12b	295	20	0	28	0	0	0	0	CLK COMP_P COMP_N RESET D0 D1 … CLKOUT VDD VSS
Output_Reg_12b	331	27	0	12	0	0	0	0	CLK D0 D1 D2 D3 D4 … B11 VDD VSS
PIPE_SAR_CHANNEL	353	23	0	13	0	0	0	0	CLK CLK_B REFN REFP VCM VDD … B10 B11 VSS
LC_PLL_N7	397	10	3	3	1	3	2	0	REF VDD_PLL VCO_P VCO_N CLK_0 CLK_90 CLK_180 CLK_270 LOCK VSS
VREF_BUF_N7	420	7	4	2	0	2	0	0	VDD VIN_REFP VIN_REFN VOUT_REFP VOUT_REFN VBIAS VSS
BGAP_N7	434	5	8	0	3	1	0	2	VDD VBGAP IBIAS VBIAS VSS
TI_INTERLEAVE_CTRL	456	16	0	10	0	0	0	0	CLK_0 CLK_90 CLK_180 CLK_270 RESET VDD … CAL_CODE_2 CAL_CODE_3 VSS
ADC_5G_CORE	477	22	0	23	0	0	0	0	CLK_DIFF_P CLK_DIFF_N VIN_P VIN_N REFP REFN … B10 B11 RESET
ADC_5G_SOC_12b	530	26	0	38	0	0	0	0	B0 B1 B2 B3 B4 B5 … VSSE RESET LOCK_OUT

附錄 B　靜態檢查結果（`audit.py` 解析 netlist）

這些是文字層級的結構檢查，不是 simulator、ERC 或 LVS 的結果。單端點節點可能是刻意保留的輸出，要配合 §7 判讀。攤平時，腳位數不符的 instance 以「位置」對應，所以 B.2 有一部分結果是錯位造成的。

B.1　腳位數不符（22 項）

子電路	instance → cell	行號	實際 / 預期
PIPE_SAR_CHANNEL	XI_cdac1 → CDAC_12b_N7	360	24 / 22
PIPE_SAR_CHANNEL	XI_sar1 → Async_SAR_LOGIC_12b	365	22 / 20
PIPE_SAR_CHANNEL	XI_cdac2 → CDAC_12b_N7	372	28 / 22
LC_PLL_N7	XI_div0 → DFF_SR_N7	411	6 / 8
LC_PLL_N7	XI_div1 → DFF_SR_N7	412	6 / 8
TI_INTERLEAVE_CTRL	XI_caldff → DFF_simple_N7	465	6 / 5
TI_INTERLEAVE_CTRL	XI_cal0 → DFF_simple_N7	467	6 / 5
TI_INTERLEAVE_CTRL	XI_cal1 → DFF_simple_N7	468	6 / 5
TI_INTERLEAVE_CTRL	XI_cal2 → DFF_simple_N7	469	6 / 5
TI_INTERLEAVE_CTRL	XI_cal3 → DFF_simple_N7	470	6 / 5
ADC_5G_CORE	XI_mux0 → NAND2	513	8 / 5
ADC_5G_CORE	XI_mux1 → NAND2	514	8 / 5
ADC_5G_CORE	XI_mux2 → NAND2	515	8 / 5
ADC_5G_CORE	XI_mux3 → NAND2	516	8 / 5
ADC_5G_CORE	XI_mux4 → NAND2	517	8 / 5
ADC_5G_CORE	XI_mux5 → NAND2	518	8 / 5
ADC_5G_CORE	XI_mux6 → NAND2	519	8 / 5
ADC_5G_CORE	XI_mux7 → NAND2	520	8 / 5
ADC_5G_CORE	XI_mux8 → NAND2	521	8 / 5
ADC_5G_CORE	XI_mux9 → NAND2	522	8 / 5
ADC_5G_CORE	XI_mux10 → NAND2	523	8 / 5
ADC_5G_CORE	XI_mux11 → NAND2	524	8 / 5

B.2　浮接 gate（攤平後只連到 MOS gate 的 net，15 個）

net	位置	說明
net_esd_bias	top	7 個 AIN_RF 的 MM4（M=32）gate
net_ibias_jesd	top	13 個 DOUT_JESD 的 tail MM_tail gate
XI_core/net_clk90；4 通道各 3 個（net_rn1、net_rp2、net_rn2）	core、通道	腳位錯位（XI_div1、XI_cdac1/2）造成；修 #1 後重跑

B.3　隱含電源與腳位順序

- 用了但不是 port 的電源 net：**0 個**。
- 腳位數對、但電源 net 落在訊號腳位（或反之）：PIPE_SAR_CHANNEL 的 XI_bsp、XI_bsn（L357–358）—— CK ← VDD、VDD ← net_clk_int（#5）。

B.4　定義了但未使用的 port（7 個）

`VDDI_CELL.VDDE`、`PIPE_SAR_CHANNEL.CLK_B`、`LC_PLL_N7.REF`、`LC_PLL_N7.VCO_P`、`LC_PLL_N7.VCO_N`、`ADC_5G_CORE.CLK_DIFF_P`、`ADC_5G_CORE.CLK_DIFF_N`

B.5　單向驅動的網路（只有一種極性的 drain + 多個 gate）

net	驅動	gate 數	結果
`XI_core/net_vbias`	1 顆 NMOS 下拉（`MM_vb`）	16	≈ 0 V，所有偏壓鏡關閉（#8）
`XI_core/net_ibias`	1 顆 PMOS 上拉（`MM_ib`）	1	≈ VDD（#8）
`XI_refN/net_ib`（×4）	2 顆 NMOS 下拉	2	輸出 PMOS 全開，REF ≈ VDD（#14）
`XI_chN` 的 `XI_bsp`、`XI_bsn` 內 `net_gate`（×8）	1 顆 PMOS	2	主開關 gate 沒有下拉 → 關不掉（#5）
`XI_dout_*/net_d0`（×13）	1 顆 NMOS（tail）	2	pad driver 輸入固定，沒有資料（#9）

B.6　只出現一次的內部節點（28 個）

子電路	數量	節點	判讀
`ADC_5G_CORE`	11	`net_vbg`、`net_ibias`、`net_clkref`、`net_vco_p/n`、`net_lock`、`net_caldone`、`net_cc0–3`	參考時脈浮接（#7）；校準碼沒接（#13）；LOCK 沒送出
`TI_INTERLEAVE_CTRL`	6	`net_caldone_b`、`net_cc0b–3b`、`net_clk_ctrl`	錯位（#1）與未用輸出
`VREF_BUF_N7`	2	`net_rp_int`、`net_rn_int`	參考輸入沒進到輸出（#14）
`Bootstrap_SW_7nm`	1	`net_bs5`	放電路徑斷開（#5）
`LC_PLL_N7`	1	`net_itail`	VCO tail 浮接（#7）
其他	7	`DOUT_JESD.net_pull`、`ESD_N7.net_e1`、`DFF_SR_N7.net_mqb`、`DFF_simple_N7.net_mqb / net_qb`、`Async_SAR_LOGIC_12b.net_cob`、`PIPE_SAR_CHANNEL.net_clkout1`	多為未用的互補輸出

B.7　短路 / 退化元件

子電路	元件	行號	說明
`AIN_RF`、`ESD_N7`、`VDDI_CELL`	`Dio3`	54、82、92	兩端都是 GND（展開後 11 顆）→ 刪除
`AIN_RF`	`MM2`、`MM3`	47–48	D = S = GND，gate 接 `net_a0` → MOS 電容，合法；LVS filter 設定兩邊要一致
`VDDI_CELL`	`MM2`	87	同上

附錄 C　估算數字的算法

全部是一階近似，只用來決定 placement 的優先順序 `[UNVERIFIED-ESTIMATE]`。

項目	算法	結果
skew 預算	隨機 skew σ 對正弦輸入的 SNR ≈ −20 · $\log_{10}(2\pi \cdot f_in \cdot \sigma)$（小誤差近似；通道失配分析見 [4][5]）	58 dB @ 6 GHz → σ ≈ 33.4 fs。若 skew 只允許讓 SNDR 從 59 dB 掉到 58 dB，skew 單獨的 SNR 需 ≈ 64.9 dB → σ ≈ 15.1 fs
頻寬失配	單極點取樣網路：相位 $\phi = -\text{atan}(f/B)$；頻寬相對誤差 δ 造成 $\Delta\phi \approx (f/B)/(1+(f/B)^2) \cdot \delta$，等效時間 $\Delta t = \Delta\phi/(2\pi f)$	f = 6 GHz、B = 18–24 GHz → Δt ≈ 6.2–8.0 ps × δ；要 Δt ≤ 15 fs → δ ≤ 0.19–0.24%
kT/C	滿刻度 1 Vpp 差動（假設 `[CONFIRM]`）；58 dB → 總雜訊 445 μV rms；kT/C 佔總雜訊功率 30–50%；差動取樣雜訊 = 2kT/C	每側 C ≥ 84–139 fF（netlist 每顆 CDAC 只有 3 fF）
LC 共振	$f = 1/(2\pi\sqrt{(LC)})$，L = 80 pH、C = 3.2 fF × 16 = 51.2 fF	78.6 GHz；要 12 GHz 需 C ≈ 2.2 pF，或 C = 200–300 fF 時 L ≈ 0.6–0.9 nH
JESD lane 數	12 bit × 12 GS/s = 144 Gb/s；JESD204B：× 10/8 ÷ 12.5 Gb/s；JESD204C：× 66/64 ÷ 32 Gb/s [17]	14.4 → 至少 15 條；4.64 → 至少 5 條
核心電流	290 mW ÷ 0.75 V	387 mA → 5–8 對 VDD / VSS pad（每對 50–80 mA）
取樣邊緣的 λ/10	邊緣 10 ps → 轉折頻率 0.35 / 10 ps ≈ 35 GHz；$\lambda = c/(f \cdot \sqrt{\varepsilon r})$，εr 取 3.0–3.9	λ/10 ≈ 434–495 μm（VIN 6 GHz 的 λ/10 ≈ 2.5–2.9 mm）
每 bit 時間	每通道 1 / 3 GHz = 333 ps；假設取樣佔約 1/3、7 個 bit 平分其餘	約 30 ps / bit
tile 面積	100 × 160 μm = 0.016 mm^2；對照 Kwon 6nm 0.009 / 0.014 mm^2 [11]、Baek 7nm 0.037 mm^2 [10]	介於兩者之間
去耦面積	每通道 1.6 pF ÷ (2–4 $fF/\mu m^2$)（ASAP7 無官方 MOM 密度）	400–800 μm^2；四塊 SAR 邏輯區共約 1,700 μm^2 可疊放
走線長度	由 `figs.py` 依圖 2–4 座標量測（曼哈頓長度，含垂直段）	VIN：A 180、B 80、C 200 μm；相位：A 75 / 171 / 267 / 363、B 80、C 194 μm；主時脈：A ≈ 70、B 291、C 434 μm

附錄 D　名詞小抄


名詞	意思
TI（時間交錯）	4 顆較慢的 ADC 輪流取樣，合起來達到 12 GS/s
pipelined-SAR	先用 SAR 粗判 7 bit，把剩下的誤差（殘差）放大後交給第二顆 SAR 細判 6 bit
bootstrap 開關	讓取樣開關的 gate 電壓跟著輸入走，導通電阻固定，線性度較好
CDAC	電容式 DAC；SAR 靠切換它的底板來逐位比較
共質心（common-centroid）	讓每個位元的電容「重心」都在陣列中心，抵消製程的線性梯度
timing skew	4 路取樣時間點彼此的誤差；會在頻譜上產生 k · fs/4 ± f_in 的 spur [5]
H-tree / 中央樞紐	從中心點對稱分叉的走線，讓每個終點的路徑長度相同
MX / MY	上下鏡射 / 左右鏡射；FinFET 裡沿某一軸鏡射會讓 source 與 drain 對調
guard ring	圍住一個區塊的基板 / well 接點環，吸收雜訊、防 latch-up
keep-out	電感等元件周圍不放其他金屬或元件的區域

名詞	意思
LVS BOX	Calibre 只比對某個 cell 的 pin 與外部連線，內部不比
LVS FILTER	比對前把某類元件（例如電容）從 source 或 layout 拿掉
PEX	從版圖萃取寄生 R / C（/ L），供後模擬使用
DDB	雙擴散斷點；ASAP7 cell 之間用它隔開 active

附錄 E　CDAC1 共質心配置細節（圖 6）

圖 6　CDAC1（7b，每側 128 Cu）16 × 16 P/N 交錯共質心配置建議（程式產生並驗證質心）

實心 = P 側、白底框色 = N 側；每個位元以 180° 點對稱成對擺放 → 各位元 P、N 質心都在陣列中心；外圈一整圈 dummy



- **大小**：第一級 7b → 每側 64 + 32 + 16 + 8 + 4 + 2 + 1 + 1（終端）= 128 Cu；P、N 共 256 顆排成 16 × 16，外圈再一整圈 dummy（18 × 18）。
- **P / N 交錯**：P 放在 (row + col) 為偶數的格子、N 放在奇數的格子（棋盤格）。180° 旋轉不改變 row + col 的奇偶，所以每一對點對稱的格子一定同屬 P 或同屬 N。
- **點對稱成對**：除中央 2 × 2 外，每個位元的單位電容都以 (r, c) ↔ (15 − r, 15 − c) 成對放置 → 程式驗證 bit1–bit6 的 P、N 質心都精確落在陣列中心 (0, 0)。
- **bit0 與終端**：各只有 1 顆，放在中央 2 × 2，P、N 各偏離中心 ±0.5 格；權重只有 1 LSB，可忽略。
- **分散度**：代表格依「離中心的距離、再依角度」排序，再以「尺規序列」分配（第 k 格的位元 = 6 − (k 的二進位尾端 0 個數)） → MSB 每隔一格出現、各位元都分布在內外圈。程式計算各位元單位電容到中心的平均距離：6.16–6.52 格，整個陣列平均 6.11 格。
- **繞線**：頂板以上層金屬匯到下緣中央出口；底板往左右兩側開關列，同一位元的開關對齊該位元所在的列。Karmokar 等人提出的共質心配置 / 繞線方法可進一步最佳化繞線寄生 [14]。

- **產生程式**：`figs.py` 的 `cdac_cc()`；改成 6b（CDAC2）只要把陣列改成 8 × 8、位元改成 bit1–bit5 即可。